(9) Japanese Patent Application Laid-Open No.10-12607 (1998)
"Semiconductor Device"

The following is an extract relevant to the present application.

5

The present application adopts, as a glass coating film that covers a semiconductor element, a glass coating film that includes a first glass coating film having electrical conductivity of between the range shown in the following expression (1) under the temperature condition of between  $17^{\circ}$  to  $145^{\circ}$ .

10

15

Electrical Conductivity 
$$\geq 1 \times 10^{-10} / E \cdot \cdot \cdot (1)$$
  
(E: Electric field strength [V/cm],  $E \geq 2 \times 10^4$ [V/cm])

Further, a mold resin 14 is formed so that it is in contact with the upper surface of a first glass coating film 13a.

In the configuration as aforementioned, it is possible to avoid occurrence of current leakage owing to polarization of a mold resin when an IC has inside an electrode to which a high-voltage is applied.

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平10-12607

(43)公開日 平成10年(1998)1月16日

Н

(51) Int.Cl.\*

識別記号

庁内整理番号

FΙ

技術表示箇所

HO1L 21/316 21/8234

27/088

H01L 21/316

27/08

102Z

### 審査請求 未請求 請求項の数12 OL (全 12 頁)

(21)出願番号

(22)出題日

特願平8-161620

平成8年(1996)6月21日

(71)出願人 000006013

三菱電機株式会社

(72)発明者 寺島 知秀

東京都千代田区丸の内二丁目2番3号 三

東京都千代田区丸の内二丁目2番3号

菱電機株式会社内

(74)代理人 弁理士 深見 久郎 (外3名)

#### (54) 【発明の名称】 半導体装置

#### (57)【要約】


【課題】 【C内部に高電圧が印加される電極がある場 合のモールド樹脂の分極によるリーク電流の発生を防止 し得る半導体装置を提供する。

【解決手段】 半導体素子を覆うガラスコート膜とし て、17℃以上145℃以下の温度条件下で以下の式 (1)で示される範囲の導電率を有する第1のガラスコ ート膜を含むガラスコート膜を採用する。

導電率≥ 1×10-10 /E

(E:電界強度[V/cm], E≥2×10\* [V/c

またモールド樹脂14を第1のガラスコート膜13aの 上表面上に接触して形成する。



\*え.

【数1】

【数2】.

1

【特許請求の範囲】

【請求項1】 主表面を有する半導体領域と、 前記半導体領域の主表面に形成された半導体素子と、 前記半導体素子を覆うガラスコート膜と、

前記ガラスコート膜上に形成されたモールド樹脂とを備来

導電率≥1×10<sup>-10</sup> /E···(1)

(E:電界強度 [V/cm], E≥2×104 [V/cm])

前記モールド樹脂は前記第1のガラスコート膜の上表面 上に接触して形成されている、半導体装置。

【請求項2】 主表面を有する半導体領域と、

前記半導体領域の主表面に形成された半導体素子と、

前記半導体素子を覆うガラスコート膜と、

前記ガラスコート膜上に形成されたモールド樹脂とを備※

導電率≥1×10-10 /E…(1)

(E:電界強度 [V/cm], E≥2×104 [V/cm])

前記第1のガラスコート膜は、高電圧が印加される電極 を覆う部分と高電圧が印加されない電極を覆う部分とが 分離して形成されている、半導体装置。

【請求項3】 前記ガラスコート膜は、前記第1のガラ スコート膜の上表面上に接触するとともに前記第1のガ ラスコート膜の分離された領域を覆うように形成された 第2のガラスコート膜を含む、請求項2に記載の半導体 装置。

【請求項4】 主表面を有する半導体領域と、

導電率≥1×10<sup>-10</sup> /E···(1)

(E:電界強度 [V/cm], E≥2×10' [V/cm])

前記第2のガラスコート膜は前記第1の配線層の一部上 30☆前記半導体領域の主表面に形成された半導体素子と、 と前記半導体素子上とに形成されており、

前記第1のガラスコート膜は前記第2のガラスコート膜 の上表面上と前記第1の配線層の上表面上とに接触して 形成されている、半導体装置。

【請求項5】 前記第2のガラスコート膜は前記第1の 配線層の上表面上に第1の開口を有し、前記第1のガラ スコート膜は前記第1の開口内で前記第1の配線層の上 表面に接触するとともに前記第1の開口よりも小さい第 2の開口を有する、請求項4に記載の半導体装置。

【請求項6】 主表面を有する半導体領域と、

☆40

導電率≥1×10<sup>-10</sup> /E···(1)

(E:電界強度 [V/cm], E≥2×10' [V/cm])

前記第2のガラスコート膜は前記第1の配線層上と前記 半導体素子上とに形成されるとともに前記第1の配線層 の上表面上に第1の開口を有し、

前記第2の配線層は前記第1の開口内で前記第1の配線 層に接触するとともに前記第1の開口を充填するように 形成されており、

前記第1のガラスコート膜は前記第2のガラスコート膜 50

の上表面上と前記第2の配線層の上表面上とに接触して 形成されている、半導体装置。

【請求項7】 前記第1の配線層と同一の層から形成さ れる第3の配線層をさらに備え、

前記第1のガラスコート膜は前記第2の配線層に達する 第2の開口を有し、

前記第1および第2のガラスコート膜は前記第3の配線

※え、

10 前記ガラスコート膜は、17℃以上145℃以下の温度 条件下で以下の式(1)で示される範囲の導電率を有す る第1のガラスコート膜を含み、

前記ガラスコート膜は、17℃以上145℃以下の温度

条件下で以下の式(1)で示される範囲の導電率を有す

る第1のガラスコート膜を含み、

★前記半導体領域の主表面に形成された半導体素子と 前記半導体素子を覆うガラスコート膜と、

前記ガラスコート膜上に形成されたモールド樹脂と、 前記半導体領域上に形成された第1の配線層とを備え、 前記ガラスコート膜は、17℃以上145℃以下の温度 条件下で以下の式(1)で示される範囲の導電率を有す る第1のガラスコート膜と、前記第1のガラスコート膜 の表面に接する第2のガラスコート膜とを含み、

【数3】

前記半導体素子を覆うガラスコート膜と、

前記ガラスコート膜上に形成されたモールド樹脂と 前記半導体領域上に形成された第1の配線層と、

前記第1の配線層の上表面に接触する第2の配線層とを 備え、

前記ガラスコート膜は、17℃以上145℃以下の温度 条件下で以下の式(1)で示される範囲の導電率を有す る第1のガラスコート膜と、前記第1のガラスコート膜 の表面に接する第2のガラスコート膜とを含み、

【数4】

3

層上に第3の開口を有するとともに、前記第1のガラス コート膜は前記第3の配線層に接触しないように形成さ れている、請求項6に記載の半導体装置。

【請求項8】 主表面を有する半導体領域と、 前記半導体領域の主表面に形成された半導体素子と、 前記半導体素子を覆うガラスコート膜と.

前記ガラスコート膜上に形成されたモールド樹脂とを備 ぇ

前記ガラスコート膜は、2.05以上の屈折率を有する 窒化膜を含み、

前記モールド樹脂は前記室化膜の上表面上に接触して形成されている、半導体装置。

【請求項9】 主表面を有する半導体領域と、

前記半導体領域の主表面に形成された半導体素子と、 前記半導体素子を覆うガラスコート膜と.

前記ガラスコート膜上に形成されたモールド樹脂とを備

前記ガラスコート膜は、2.05以上の屈折率を有する 窒化臓を含み

前記室化膜は高電圧が印加される部分を覆う部分と高電 20 圧が印加されない電極を覆う部分とが分離して形成され ている、半導体装置。

【請求項10】 主表面を有する半導体領域と、 前記半導体領域の主表面に形成された半導体素子と、 前記半導体素子を覆うガラスコート膜と、

前記ガラスコート膜上に形成されたモールド樹脂と、前記半導体領域上に形成された第1の配線層とを備え、前記ガラスコート膜は、2.05以上の屈折率を有する窒化膜からなる第1のガラスコート膜と、前記第1のガラスコート膜の表面に接する第2のガラスコート膜とを 30含み

前記第2のガラスコート膜は前記第1の配線層上と前記 半導体素子上とに形成されており、

前記第1のガラスコート膜は前記第2のガラスコート膜の上表面上と前記第1の配線層の上表面上とに接触して形成されている、半導体装置。

【請求項 1 1 】 主表面を有する半導体領域と、 前記半導体領域の主表面に形成された半導体素子と、

前記ガラスコート膜上に形成されたモールド樹脂と、 前記半導体領域上に形成された第1の配線層と

前記半導体素子を覆うガラスコート膜と、

前記第1の配線層の上表面に接触する第2の配線層とを 備え、

前記ガラスコート膜は、2.05以上の屈折率を有する 窒化膜からなる第1のガラスコート膜と、前記第1のガ ラスコート膜の表面に接する第2のガラスコート膜とを 含み

前記第2のガラスコート膜は前記第1の配線層上と前記 半導体素子上とに形成されるとともに前記第1の配線層 の上表面上に第1の開口を有し、 前記第2の配線層は前記第1の開口内で前記第1の配線 層に接触するとともに前記第1の開口を充填するように 形成されており、

前記第1のガラスコート膜は前記第2のガラスコート膜の上表面上と前記第2の配線層の上表面上とに接触して 形成されている、半導体装置。

【請求項12】 前記半導体素子は、

前記半導体領域の主表面に形成された素子分離絶縁膜と

10 前記半導体領域の主表面の前記素子分離絶縁膜に隣接する領域に、チャネル領域を挟むように間隔を隔てて形成された1対のソース/ドレイン領域と、

前記チャネル領域上にゲート絶縁膜を介して形成された ゲート電極と、

前記素子分離絶縁膜下に形成され、前記ソース/ドレイン領域と同じ導電型を有する不純物領域とを含む、請求項1~11のいずれか1項に記載の半導体装置。

【発明の詳細な説明】

[0001]

20 【発明の属する技術分野】との発明は、半導体装置に関し、より特定的には、高耐圧IC (Integrated Circuit)を有する半導体装置に関する。

[0002]

【従来の技術】図13は、従来の高耐圧ICを有する半 導体装置の構造を示した断面図である。図13を参照し て、p型半導体基板1の主表面には所定の間隔を隔てて 素子分離のためのフィールド酸化膜10が形成されてい る。p型半導体基板1の主表面の所定領域にはn-拡散 領域2が形成されており、このn-拡散領域2はウェル 領域を構成する。n 拡散領域2の表面にはチャネル領 域を挟むように所定の間隔を隔ててp型拡散領域5およ び6が形成されている。このp型拡散領域5および6は ソース/ドレイン領域を構成する。チャネル領域上には ゲート絶縁膜を介してポリシリコン膜からなるゲート電 極8が形成されている。p型拡散領域5および6とゲー ト電極8とによってpチャネル型MOSトランジスタが 構成されている。このpチャネル型MOSトランジスタ とフィールド酸化膜10を隔てて隣接するように1対の n型拡散領域3 および4 が所定の間隔を隔ててチャネル 領域を挟むように形成されている。 n型拡散領域3と4 との間に位置するチャネル領域上にはゲート絶縁膜を介 してポリシリコン膜からなるゲート電極9が形成されて いる。このn型拡散領域3および4とゲート電極9とに よってnチャネル型MOSトランジスタが構成されてい る。p型拡散領域6とn型拡散領域3との間に位置する フィールド酸化膜10下にはp. 拡散領域7が形成され ている。

【0003】なお、フィールド酸化膜10とゲート電極 8 および9 とを覆うように素子の保護のためのパッシベ 50 ーション膜12 が形成されており、このパッシベーショ

ン膜12のn型拡散領域3および4とp型拡散領域5お よび6とに対応する領域にはそれぞれコンタクトホール が設けられている。そのコンタクトホールを介してn型 拡散領域3および4とp型拡散領域5および6とにそれ ぞれ接続されるソース/ドレイン電極が形成されてい る。パッシベーション膜12上の所定領域にはアルミ電 極11および15が形成されている。アルミ電極15 は、p型半導体基板1とほぼ同電位を有する。高耐圧I Cでは高電圧入力があるため、IC内部にアルミ電極1 1のように髙電圧になるアルミ電極が必ず存在する。 【0004】ソース/ドレイン電極とアルミ電極11お よび15とバッシベーション膜12とを覆うようにガラ スコート膜13bが形成されている。ガラスコート膜1 3b上にはモールド樹脂14が形成されている。 【0005】とこで、アルミ電極11に高電圧入力が加 わった場合、常温時にはこのアルミ電極11による電界 は小さく、この電界がnチャネル型MOSトランジスタ やpチャネル型MOSトランジスタにはあまり影響を及 ぼさない。

[0006]

**\***20

 $V2=V \cdot C1/(C1+C2+C1 \cdot C2/Cm) \cdot (2)$ 

【0008】上記式(2)を参照して、Cmが十分小さ いときは、V2<<Vとなる。しかし、モールド樹脂1 4は一般的に高温状態において電界が加わると樹脂に含 まれる可動イオンが動くことによって分極するという性 質を持っている。このモールド樹脂14の分極によって Cmが上昇し、そのためV2も上昇する。V2が上昇す ると、図14に示すようにp・拡散領域7がn型反転し やすくなり、その結果寄生MOSトランジスタがオンし てリーク電流が発生しやすくなる。p・拡散領域7がn 30 反転するときにおけるC2に蓄積された電荷量はフィー ルド反転電圧(Vtf)とフィールド酸化膜10の容量 (C) とから計算可能(Q=C2V2=C·Vtf)で あり、一般的には1×10<sup>11</sup>~1×10<sup>12</sup> [cm<sup>-2</sup>]で ある。このC2に蓄積された電荷量はモールド樹脂14 の密度を考慮するとかなり小さい値であり、モールド樹 脂14か分極して形成される電荷密度として十分考えら れる値である。このことは、モールド樹脂14自体の改 善でのV2の安定化が困難であることを意味する。

【0009】また、モールド樹脂14に含まれる可動イ オンの移動は原理的にはモールド樹脂14内に電界がな くなるまで停止しない。したがって、上記のp・拡散領 域7がn反転するときのV2よりも高い電圧の電極がI C内部に存在する場合、モールド樹脂14の分極による リーク電流の発生は極めて起こりやすい。上記のよう に、従来の高耐圧ICを含む半導体装置の構造では、I C内部に高電圧が印加されるアルミ電極11がある場合 モールド樹脂14の分極を防止することは難しいという 問題点があった。

\* 【発明が解決しようとする課題】しかしながら、高温時 には、高電圧が印加されるアルミ電極 1 1 による電界が 大きくなり、その結果 p・拡散領域7が n型に反転して n- 拡散領域2とn型拡散領域3とによって構成される 寄生MOSトランジスタが図14に示すようにオンす る。その結果、低耐圧素子であるnチャネル型MOSト ランジスタとpチャネル型MOSトランジスタとによっ て構成される回路にリーク電流が発生する。図15は、 図14に示した電界に沿った等価コンデンサモデルを示 10 した概略図である。図15を参照して、C1はガラスコ ート膜13bの容量、Cmはモールド樹脂の容量、C2 はフィールド酸化膜10、パッシベーション膜12およ びガラスコート膜13bを合計した容量を示している。 電圧(V)がアルミ電極11に印加されると、各コンデ ンサの容量に従って電圧が分担される。p型半導体基板 1とモールド樹脂14との間に掛かる電圧(V2)は以 下の式(2)によって表わされる。

6

[0007] 【数5】

ためになされたものである。この発明の1つの目的は、 モールド樹脂の分極によるリーク電流の発生を有効に防 止し得る半導体装置を提供することである。

【0011】この発明のもう1つの目的は、10内部に 高電圧電極がある場合にモールド樹脂の分極が発生する のを防止し得る半導体装置を提供することである。

[0012]

【課題を解決するための手段】請求項1に記載の半導体 装置は、半導体領域と、半導体素子と、ガラスコート膜 と、モールド樹脂とを備えている。半導体領域は主表面 を有し、半導体素子はその半導体領域の主表面に形成さ れている。ガラスコート膜は半導体素子を覆うように形 成されており、モールド樹脂はガラスコート膜上に形成 されている。ガラスコート膜は、17℃以上145℃以 下の温度条件下で、導電率≥1×10<sup>-10</sup> / Eで示され る範囲の導電率を有する第1のガラスコート膜を含んで いる。ここで、Eは電界強度[V/cm]を示してお り、E≥2×10<sup>4</sup> [V/cm] の範囲である。また、 上記モールド樹脂は第1のガラスコート膜の上表面上に 接触して形成されている。請求項1に記載の発明によれ ば、上記のような範囲の導電率を有する導電性のガラス コート膜を用いることによって、その第1のガラスコー ト膜の内部の電界がその第1のガラスコート膜自体が帯 電することによって減少される。また、モールド樹脂の 分極による電界に起因するドリフト電子電流が導電性の 第1のガラスコート膜内をモールド樹脂の方向に向かっ て流れるので、その電流による電子が第1のガラスコー ト膜とモールド樹脂との界面に蓄積して電界をシールド 【0010】この発明は、上記のような課題を解決する 50 するという効果を奏する。これにより、高い電圧の電極

が半導体装置の内部に存在する場合にもモールド樹脂の 分極によるリーク電流の発生を有効に防止することがで きる。

【0013】請求項2における半導体装置は、請求項1と同様、半導体領域と、半導体素子と、ガラスコート膜と、モールド樹脂とを備えており、ガラスコート膜は請求項1と同じ導電率を有する第1のガラスコート膜を含んでいる。そして、その導電性の第1のガラスコート膜は高電圧が印加される電極を覆う部分と高電圧が印加されない電極を覆う部分とが分離して形成されている。このように構成することによって、導電性の第1のガラスコート膜を採用したとしても高電圧が印加される電極と高電圧が印加されない電極との間でリーク電流が発生するのを有効に防止することができる。

【0014】請求項3の半導体装置では、上記請求項2の構成において、ガラスコート膜を、第1のガラスコート膜の上表面上に接触するとともに第1のガラスコート膜の分離された領域を覆うように形成された第2のガラスコート膜を含むように構成する。これにより、第1のガラスコート膜の分離された領域においてデバイス表面 20が第2のガラスコート膜によって覆われるため、第1のガラスコート膜のない領域が存在することによって耐湿性が低下するという不都合を防止することができる。

【0015】請求項4における半導体装置は、半導体領 域と、半導体素子と、ガラスコート膜と、モールド樹脂 と、半導体基板上に形成された第1の配線層とを備えて いる。また、ガラスコート膜は、17℃以上145℃以 下の温度条件下で、導電率≥1×10<sup>-10</sup> /EでかつE ≥2×10' [V/cm] の範囲の導電率を有する第1 のガラスコート膜と、その第1のガラスコート膜の表面 30 に接する第2のガラスコート膜とを含むように構成す る。また、第2のガラスコート膜は第1の配線層の一部 上と半導体素子上とに形成されており、第1のガラスコ ート膜は第2のガラスコート膜の上表面上と第1の配線 層の上表面上とに接触して形成されている。請求項4に 記載の半導体装置では上記のように構成することによっ て、第1の配線層以外の配線層には第1のガラスコート 膜が接さず、第1の配線層以外の配線層は第2のガラス スコート膜で覆われるように形成されるので、第1のガ ラスコート膜の導電性に起因するリーク電流の発生を防 40 止することができる。

【0016】請求項5に記載の半導体装置では、上記請求項4の構成において、第2のガラスコート膜を第1の配線層の上表面上に第1の開口を有するように構成するとともに、第1のガラスコート膜を第1の開口内で第1の配線層の上表面に接触するとともに第1の開口よりも小さい第2の開口を有するように構成する。

【0017】請求項6に記載の半導体装置は、半導体領 1のガラスコート膜と、その第1のガラスコート膜の表域と、半導体素子と、ガラスコート膜と、モールド樹脂 面に接する第2のガラスコート膜とを含んでいる。第2と、第1および第2の配線層とを備えている。ガラスコ 50 のガラスコート膜は第1の配線層上と半導体素子上とに

ート膜は、17℃以上145℃以下の温度条件下で、導電率≥1×10<sup>-10</sup> /EでかつE≥2×10<sup>-1</sup> [V/cm] で示される範囲の導電率を有する第1のガラスコート膜と、その第1のガラスコート膜の表面に接する第2のガラスコート膜は第1の配線層上と半導体素子上とに形成されるとともに第1の配線層の上表面上に第1の開口を有し、第2の配線層は第1の開口や第1の配線層に接触するとともに第1の開口を充填するように形成されている。第1のガラスコート膜は、第2のガラスコート膜の上表面上と第2の配線層の上表面上とに接触して形成されている。このように請求項6の半導体装置では、配線層を第1および第2の配線層の2層構造に構成することによって、1層目の配線層で構成された一般的な回路のリーク電流を防止することができる。

【0018】請求項7における半導体装置では、上記請求項6の構成において、第1の配線層と同一の層から形成される第3の配線層をさらに備えるように構成するとともに、第1のガラスコート膜を第2の配線層に達する第2の開口を有するようにし、第1および第2のガラスコート膜を第3の配線層上に第3の開口を有するようにするとともに第1のガラスコート膜を第3の配線層に接触しないように構成する。このように構成すれば、第1のガラスコート膜は第2の配線層のみに接触させることができ、第1のガラスコート膜に接触する配線層と接触しない配線層とを同時に形成することができる。

【0019】請求項8における半導体装置は、半導体領域と、半導体素子と、ガラスコート膜と、モールド樹脂とを備えており、ガラスコート膜は、2.05以上の屈折率を有する窒化膜を含んでいる。モールド樹脂は、窒化膜の上表面上に接触して形成されている。このように構成することによっても、上記の屈折率を有する窒化膜は導電性を有することになり、その結果モールド樹脂の分極によるリーク電流の発生を有効に防止することができる

【0020】請求項9における半導体装置は、半導体領域と、半導体素子と、ガラスコート膜と、モールド樹脂とを備えており、ガラスコート膜は2.05以上の屈折率を有する窒化膜を含んでいる。そして、窒化膜は高電圧が印加される電極を覆う部分と高電圧が印加されない電極を覆う部分とが分離して形成されている。このように構成すれば、請求項2と同様の効果を得ることができる。

【0021】請求項10における半導体装置は、半導体 領域と、半導体素子と、ガラスコート膜と、モールド樹 脂と、第1の配線層とを備えている。また、ガラスコー ト膜は2.05以上の屈折率を有する窒化膜からなる第 1のガラスコート膜と、その第1のガラスコート膜の表 面に接する第2のガラスコート膜とを含んでいる。第2 のガラスコート膜は第1の配線層トと半導体素子トとに 10

形成されており、第1のガラスコート膜は第2のガラスコート膜の上表面上と第1の配線層の上表面上とに接触して形成されている。このように構成することによって請求項4と同様の効果を得ることができる。

【0022】請求項11における半導体装置は、半導体領域と、半導体素子と、ガラスコート膜と、モールド樹脂と、第1および第2の配線層とを備えている。ガラスコート膜は2.05以上の屈折率を有する窒化膜からなる第1のガラスコート膜と、その第1のガラスコート膜とを含んでいる。第2のガラスコート膜は第1の配線層の上表面上に形成されるとともに第1の配線層の上表面上に形成されるとともに第1の配線層の上表面上に第1の配線層に接触するとともに第1の開口を充填するように形成されている。第2の配線層の開口を充填するように形成されている。第1のガラスコート膜は第2のガラスコート膜の上表面上と第2の配線層の上表面上とに接触して形成されている。このように構成することによって請求項6と同様の効果を得ることができる。

【0023】請求項12における半導体装置では、上記請求項1~11の構成において、半導体素子が、素子分 20 離絶縁膜と、1対のソース/ドレイン領域と、ゲート電極と、不純物領域とを含むように構成する。素子分離絶縁膜は、半導体領域の主表面に形成されている。ソース/ドレイン領域は、半導体領域の主表面の素子分離絶縁膜に隣接する領域に、チャネル領域を挟むように間隔を隔てて形成されている。ゲート電極は、チャネル領域上にゲート絶縁膜を介して形成されている。不純物領域は、素子分離絶縁膜下に形成されている。不純物領域は、素子分離絶縁膜下に形成されており、ソース/ドレイン領域と同じ導電型を有する。このような構造を有する半導体装置においては、上記不純物領域がモールド樹 30 脂の分極による電界によって反転するのを防止することができ、その結果リーク電流を低減することができる。【0024】

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて説明する。

【0025】(実施の形態1)図1~図5を参照して実施の形態1について説明する。まず図1を参照して、実施の形態1による高耐圧1Cでは、p型半導体基板1の主表面に所定の間隔を隔てて素子分離のためのフィールド酸化膜10が形成されている。またp型半導体基板1の主表面にはnウェルを構成するn 拡散領域2が形成されている。n 拡散領域2の主表面にはチャネル領域を挟むように所定の間隔を隔ててp型拡散領域5および6が形成されている。チャネル領域上にはゲート絶縁膜を介してポリシリコン膜からなるゲート電極8が形成されている。このゲート電極8とp型拡散領域5および6とによってでアチャネル型MOSトランジスタが構成されている。

【0026】また、p型拡散領域6とフィールド酸化膜 極するしないにかかわらずCMOS領域には垂直方向の 10を隔てた位置には、チャネル領域を挟むように所定 50 電界が存在している。この電界によるドリフト電子電流

の間隔を隔ててn型拡散領域3 および4が形成されている。そのチャネル領域上にはゲート絶縁膜を介してポリシリコン膜からなるゲート電極9が形成されている。そのゲート電極9 およびn型拡散領域3 および4 によってnチャネル型MOSトランジスタとpチャネル型MOSトランジスタとpチャネル型MOSトランジスタとによってCMOS領域が構成される。フィールド酸化膜10とn型拡散領域3 および4とp型拡散領域5 および6 とゲート電極8 および9とを覆うように素子の保護膜としてのパッシベーション膜12のn型拡散領域5 および4とp型拡散領域5 および6 との上に対応する位置にそれぞれコンタクトホールが形成されており、そのコンタクトホールを介して拡散領域3~6 にそれぞれソース/ドレイン電極が接続されている。

10

【0027】また、フィールド酸化膜10上にはp型半導体基板1とほぼ同電位であるアルミ電極(アルミ配線)15と高電圧が印加されるアルミ電極(アルミ配線)11とが形成されている。アルミ電極11および15とパッシベーション膜12とソース/ドレイン電極とを覆うように導電性のガラスコート膜13aが形成されている。導電性のガラスコート膜13aの上表面に接触するようにモールド樹脂14が形成されている。

【0028】ここで、この実施の形態1では、従来と異なり導電性のガラスコート膜13aを採用している。この導電性ガラスコート膜13aとモールド樹脂14との界面に電子が蓄積されるので、モールド樹脂14の分極による電界をシールドすることができる。【0029】次に、等価コンデンサモデルを示した図2を参照して、ガラスコート膜13aの容量(C1)とモールド樹脂14の容量(Cm)とフィールド酸化膜10、パッシベーション膜12およびガラスコート膜13aの容量(C2)とが直列に接続されている。電圧(V)がアルミ電極11に印加されると、各コンデンサ

の容量に従って電圧が分担される。

【0030】 CCで、Cの実施の形態1の構造では、アルミ電極11が高電位になると、図3に示すような電界が生じる。ガラスコート膜13a内部の電界をガラスコート膜13a内部の電界をガラスコート膜13a自体が帯電することによってその電界を減少させることができる。しかし、この場合は図2に示す(V1)が小さくなることを意味するため、(Vm) および(V2)の電圧はむしろ大きくなってしまう。したがって、この実施の形態1による構造でも(C1)の部分で電界を遮蔽することは困難である。【0031】その一方、容量(C2)の領域では以下のような効果を得ることができる。モールド樹脂14が分極するしないにかかわらずCMOS領域には垂直方向の

がアルミ電極15やソース/ドレイン電極からモールド 樹脂14の方向に向かって流れ、その結果、図3に示す ように、ガラスコート膜13aとモールド樹脂14との 界面に電子が蓄積される。これにより、電界をシールド する効果が発生する。ここで、СМОS領域のアルミ電 極15の電圧は多くともCMOS電源電圧程度であるた め、アルミ電極15はCMOS電源電圧を超える領域に 向かって電子を供給し、最終的にCMOS領域上部での モールド樹脂14とガラスコート膜13aとの界面の電 圧をCMOS電源電圧以下に低減させる。CMOS領域 10 のフィールド反転電圧(Vtf)はCMOS電源電圧で は反転しないように設計されているため、上記のように モールド樹脂14とガラスコート膜13aとの界面の電 圧をCMOS電源電圧以下に抑えることによってリーク 電流の発生を有効に抑制することができる。また、この ような効果はモールド樹脂14の分極に追随して発生す るという大きな利点もある。

11

【0032】アルミ配線15からガラスコート膜13a 内を横方向に電流が流れるためには、低電界におけるガラスコート膜13aの導電率がある程度以上の値である 20 ことと、モールド樹脂14が分極し始める温度より低い 温度から十分な導電領域を持っていることとを満たす必 要があり、この条件を満たせば非常に安定してガラスコート膜13a内を電流が流れることができる。

【0033】次に、上記した条件を満たすガラスコート 膜13aの特性について定量的に考察する。フィールド 反転電圧(Vtf)は一般的に20V以上であるので、フィールド酸化膜10の厚みを1μmとすると、フィールド反転電圧Vtf程度の電圧での垂直方向の電界は2×10°[V/cm]のレベルである。上述のようにガ\*30

導電率≥1×10-10 /E…(1)

(E:電界強度 [V/cm], E≥2×10<sup>4</sup> [V/cm])

【0035】上記式(1)を満たすようなガラスコート 膜13aを形成すればよいことがわかる。電界と導電率 との関係を実測したデータを図4および図5に示す。図 4では17℃の温度条件下で測定しており、図5では1 45℃の温度条件下で測定している。図4および図5に 示されたハッチング領域は上記式(1)の条件を満たさ ない領域を示している。また図4および図5のデータ は、屈折率1.98、2.05、2.10および2.1 5を有するプラズマ窒化膜でガラスコート膜13aを形 成した場合のデータである。また図4および図5中のA およびBは2種類の処理装置を示している。これらの各 サンプルのモールド樹脂14の分極について調査したと ころ、いずれの場合も屈折率が2.05より小さくなる と上記したリーク電流が発生することが判明した。この 結果、リーク電流の発生は屈折率と強い相関関係を示す ことがわかった。したがって、上述の説明から導電率と

\* ラスコート膜13a中を横方向に電子が流れることを考 慮すると、2×10'~2×10' [V/cm]の電界 におけるガラスコート膜13aの導電率が重要となる。 また、モールド樹脂14の分極をキャンセルするのに必 要な時間はガラスコート膜 13 a を流れる電流の電流密 度と移動度とによって決定される。この場合、ガラスコ ート膜13a中の電荷の一般的な移動度を考慮すると、 移動度の影響は無視してよい。したがって、電流密度か らモールド樹脂14の分極をキャンセルする時間を見積 る。ここで、モールド樹脂14の分極する電荷密度を1 ×10<sup>11</sup>~1×10<sup>12</sup> [1/cm<sup>2</sup>]とすると、電流密 度は1×10<sup>-10</sup> [A/cm<sup>2</sup>] であるから、分極をキ ャンセルする時間(t)は、t=1×10<sup>11</sup>/(1×1  $0^{-10} / q) \sim 1 \times 10^{12} / (1 \times 10^{-10} / q) = 1$ 60~1600 [sec] になる。qは電子の電荷量で あり、 $q = 1.6 \times 10^{-19}$  [C] である。ここで、モ ールド樹脂14の分極によるリークは、1時間(360 0秒) 程度で発生するため、上記した160~1600 秒でモールド樹脂14の分極をキャンセルできればよい と考えられる。したがって、電流密度は1×10 -1° [A/cm']以上あればよいことがわかる。ま た、電流密度が1×10<sup>-1°</sup> [A/cm<sup>2</sup>] において電

た、電流密度が $1 \times 10^{-10}$  [A/cm²] において電界が $2 \times 10^4$  ~ $2 \times 10^5$  [V/cm] の場合に必要とされる導電率を求めると、 $1 \times 10^{-10}$  / $2 \times 10^4$  ~ $1 \times 10^{-10}$  / $2 \times 10^5$  =  $5 \times 10^{-15}$  ~ $5 \times 10^{-15}$  [1/ $\Omega$ cm] である。この式の電界をEで置き換えると、以下の式(1)が得られる。

【0034】 【数6】

関関係は図5の145℃の温度条件下での電界1×10 「V/cm」以下の領域においてはっきりとしている。逆にいうとそれ以外の領域では相関関係が全くないかまたは逆になっている。モールド樹脂14が高温で分極し始めることと、2×10 「V/cm」以下の低電界での導電率が重要であることとを考えると、図5に示されたような1×10 「V/cm〕以下の電界での145℃の温度条件下での導電率と屈折率との相関関係から、屈折率とリーク電流の発生とが強い相関関係にあるといえる。

およびBは2種類の処理装置を示している。これらの各 サンプルのモールド樹脂14の分極について調査したと ころ、いずれの場合も屈折率が2.05より小さくなる と上記したリーク電流が発生することが判明した。この 結果、リーク電流の発生は屈折率と強い相関関係を示す ことがわかった。したがって、上述の説明から導電率と 屈折率とが強い相関関係を示すと考えられるが、この相 50 「下では低電界において高温時にリークの発生が容易に起 てることを意味している。以上のことから、ガラスコート膜13aを窒化膜で形成した場合の条件としては、屈 折率が2.05以上となる。

【0037】(実施の形態2)次に、図6を参照して、 本発明の実施の形態2による高耐圧 I Cの構造について 説明する。この実施の形態2における高耐圧10では、 図1に示した実施の形態1の構造と基本的には同じであ る。この実施の形態6の構造では、実施の形態1に示し た導電性のガラスコート膜13aとモールド樹脂14と の間にさらに通常のガラスコート膜13bを形成してい 10 る。ガラスコート膜13aは実施の形態1と同じ式 (1)の条件を満たすような導電率を有している。ガラ スコート膜13bはガラスコート膜13aと異なり高抵 抗の通常のガラスコート膜を用いる。この実施の形態2 の構造では、ICチップをモールドする前にガラスコー ト膜13 a の表面に導電性のものが付着したときにその 領域が電気的に短絡した状態になることを防止すること ができ、これにより、導電性の異物が付着した場合に配 線間の抵抗が低下しリーク電流の原因になるという不都 合を防止することができる。このように、この実施の形 20 態2では導電性のガラスコート膜13a上に高抵抗のガ ラスコート膜 1 3 b を配置することによって、導電性の

ガラスコート膜13aのみの場合にその表面に異物が付

着して素子へ悪影響を及ぼすという不都合を有効に防止

することができる。

【0038】(実施の形態3)次に、図7を参照して実 施の形態3による高耐圧ICの構造について説明する。 この実施の形態3では、図6に示した実施の形態2と異 なり、高抵抗のガラスコート膜13bが導電性のガラス コート膜13aの下に配置されており、高抵抗のガラス 30 コート膜13bがソース/ドレイン電極に接して覆う構 造となっている。また、導電性のガラスコート膜13a は上記した式(1)の条件を満たす導電率を有してい る。その導電性のガラスコート膜13aはp型半導体基 板1とほぼ同電位のアルミ配線15の上表面の一部にの み接触して形成されている。その他の構造は上記した実 施の形態1および2の構造と同様である。この実施の形 態3の構造では、導電性のガラスコート膜13aに接し ないように形成された配線間は通常の高抵抗のガラスコ ート膜13bで覆われるように形成しているため、ガラ スコート膜13aの導電性に起因するリーク電流の可能 性をなくすことができる。また、アルミ配線15にガラ スコート膜13aが接しているため、アルミ配線15か ら電荷が供給されることによって実施の形態1と同様の 電界シールド効果を得ることができる。また、図示しな いが、導電性のガラスコート膜13aの上で、かつモー ルド樹脂14の下にさらに通常の高抵抗のガラスコート 膜13bを形成すれば、実施の形態2と同様、ガラスコ ート膜の表面に導電性の異物が付着した場合の不都合を 防止することができる。

14

【0039】(実施の形態4)次に、図8を参照して実 施の形態4の髙耐圧ICについて説明する。この実施の 形態4の構造は、図7に示した実施の形態3のガラスコ ート膜13aとアルミ配線15とのコンタクト部分の構 造の変形例である。この実施の形態4では、通常のガラ スコート膜13bがアルミ配線15の側面および上面を 覆うように形成されているとともに、ガラスコート膜1 3 bがアルミ配線15の上部表面上において第1の開口 を有するように形成されている。そして、導電性のガラ スコート膜13aは高抵抗のガラスコート膜13bの第 1の開口内でアルミ配線15に接触するとともに、アル ミ配線15の上部表面上に第1の開口よりも小さい第2 の開口を有するように形成されている。このように構成 することによって、実施の形態3と同様、ガラスコート 膜13aの導電性に起因するリーク電流の可能性をなく すことができる。また、図示はしないが導電性のガラス コート膜13a上にさらに通常の高抵抗のガラスコート 膜13bを形成すれば、実施の形態2と同様、ガラスコ ート膜表面に導電性の異物が付着した場合の不都合を防 止することができる。

【0040】図8に示した実施の形態4の製造プロセス としては、ガラスコート膜13bを形成した後に所定の 形状を有するレジストを形成する。そのレジストを用い てガラスコート膜13bをエッチングする。このエッチ ングの際にガラスコート膜13bのサイドエッチングが 大きくなるようにする。そしてそのレジストを除去した 後導電性のガラスコート膜13aを堆積し、上記したレ ジストを形成したのと同じマスクで再びレジストを形成 する。そのレジストをマスクとして導電性のガラスコー ト膜13aをエッチングするが、この場合のサイドエッ チは小さめに行なう。これにより、図8の構造が得られ る。このような製造プロセスを用いれば、マスクの追加 を行なわずに図8の構造を容易に形成することができ る。なお、図8のアルミ配線15をボンディングパッド として用いた場合、隣接するボンディングバッド間にの みリーク電流の可能性が生じる。しかし、この場合の隣 接するボンディングバッド間の抵抗はシート抵抗1シー ト分程度であるため、従来の構造の回路内部の一般的な 平行配線間の抵抗(0.01~0.001シート抵抗) に比べるとボンディングパッド間の抵抗は十分に大き い。したがって、ボンディングパッド間のリーク電流の 可能性は極めて少ない。

【0041】(実施の形態5)次に、実施の形態5の構造について図9を参照して説明する。この実施の形態5では上記した実施の形態3のアルミ配線15部分の構造を2アルミプロセス化したものである。図9に示すように、アルミ配線15上には2層目のアルミ配線16が形成されている。2層目のアルミ配線16は、高抵抗のガラスコート膜13bのアルミ配線15上に位置する第15の開□内でアルミ配線15と接触するとともにその第1

の開口を充填するように形成されている。また2層目の アルミ配線16の端部は高抵抗のガラスコート膜13b 上に乗り上げた形状を有している。そして導電性のガラ スコート膜13aは高抵抗のガラスコート膜13bの上 表面上と2層目のアルミ配線16の上表面上とに接触す るように形成されている。このように構成することによ って、導電性のガラスコート膜13aは2層目のアルミ 配線16を介してアルミ配線15と接することになる。 このアルミ配線15および16と、その他の1層目のア ルミ配線とを電気的に分離することによって、1層目の 10 アルミ配線15とその他の1層目のアルミ配線とで構成 された一般的な回路のリーク電流を防止することができ る。また、導電性のガラスコート膜13aの上にさらに 通常の高抵抗のガラスコート膜13bを形成すれば、上 記した実施の形態2と同様、ガラスコート膜の表面に導 電性の異物が付着した場合の不都合を防止することがで きる。

【0042】(実施の形態6)次に、図10を参照して 実施の形態6による髙耐圧ICの構造について説明す る。この実施の形態6の構造は、基本的には図1に示し 20 た実施の形態1の構造と同様である。ただし、この実施 の形態6においては、導電性のガラスコート膜13a が、高電圧が印加されるアルミ電極11を覆う部分とそ の他の高電圧が印加されない電極を覆う部分とに分離し て形成されている。このように構成することによって、 高電圧が印加されるアルミ電極11と高電圧が印加され ないCMOS領域との間のリーク電流の発生を有効に防 止することができる。ガラスコート膜13aの分離した 領域を形成するためのパターニングは、たとえばボンデ ィングパッド部分上のガラスコート膜13aのパターニ 30 ングと同時に行なうことができるので製造プロセスが複 雑化することもない。この実施の形態6によるガラスコ ート膜13aの分離構造は、上記した実施の形態2およ び3の多層のガラスコート膜13aおよび13bを有す る構造においても適用可能である。図11は、多層のガ ラスコート膜13aおよび13bを有しかつ2層アルミ プロセスで形成した構造に実施の形態6を適用した場合 の例を示している。高抵抗のガラスコート膜13bは、 導電性のガラスコート膜13aの上表面上に接触すると ともに導電性のガラスコート膜13aの分離された領域 40 を埋込むように形成されている。また、アルミ配線11 の上表面上の導電性のガラスコート膜13aにはコンタ クトホールが形成されており、そのコンタクトホール内 でアルミ配線11と接触するように2層目のアルミ配線 16が形成されている。2層目のアルミ配線16は通常 のガラスコート膜13bによって覆われている。この図 11に示した構造では、導電性のガラスコート膜13a を層間膜として使用したので、ガラスコート膜13aに コンタクトホールを形成する際に同時にガラスコート膜

程を増加させることもない。また、ガラスコート膜13 aの分離した領域も通常の髙抵抗のガラスコート膜13

bによって覆われるので、一部ガラスコート膜のない領域が存在することによる耐湿性への悪影響などを防止す

16

ることができる。

【0043】(実施の形態7)次に、図12を参照して 実施の形態7の構造について説明する。この実施の形態 7では、図9に示した実施の形態5の構造を、ボンディ ングパッド部分の構造に適用している。図12に示すよ うに、フィールド酸化膜10上のパッシベーション膜1 2上には所定の間隔を隔ててアルミ配線15aおよび1 5 bが形成されている。そして、パッシベーション膜1 2およびアルミ配線15aおよび15bを覆うように通 常の高抵抗のガラスコート膜13bが形成されている。 ガラスコート膜13bのアルミ配線15aおよび15b 上に相当する領域にはコンタクトホールがそれぞれ設け られている。アルミ配線 15 a 上のコンタクトホール内 には2層目のアルミ配線16がそのコンタクトホールを 充填するように形成されている。またガラスコート膜1 3 b上および2層目のアルミ配線16上には導電性のガ ラスコート膜13aが形成されている。導電性のガラス コート膜13aの2層目アルミ配線16上に位置する領 域とアルミ配線15b上に位置する領域とにはそれぞれ コンタクトホールが形成されている。アルミ配線15b 上に位置するガラスコート膜13aおよび13bのコン タクトホールは同じ大きさで形成されているので、ガラ スコート膜13aはアルミ配線15bには接触していな い。言い換えるとガラスコート膜13aは2層目アルミ 配線16にのみ接触する。より詳細には、ボンディング パッドの形状を1層のみのアルミ配線15bのような構 造にすると、アルミ配線15bをガラスコート膜13a と接しないように形成できる。これにより、ガラスコー ト膜13aと接するボンディングバッドと接しないボン ディングパッドとを同時に形成することができる。な お、導電性のガラスコート膜13aの上にさらに通常の 髙抵抗のガラスコート膜(図示せず)を形成することに よって実施の形態2と同様、ガラスコート膜表面に導電 性のものが付着した場合の不都合を防止することができ

【0044】なお、本発明の範囲は上記した実施の形態の説明ではなく、特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれると解釈されるべきである。

[0045]

【発明の効果】以上のように、請求項1に記載の発明によれば、所定の導電率を有する導電性のガラスコート膜の採用によって、モールド樹脂の分極によるリーク電流の発生を有効に防止することができる。

コンタクトホールを形成する際に同時にガラスコート膜 【0046】請求項2に記載の発明によれば、請求項1 13aの分離を行なうことができ、それにより、製造工 50 に記載の効果に加えて、導電性の第1のガラスコート膜 を採用したとしても高電圧が印加される電極と高電圧が 印加されない電極との間でリーク電流が発生するのを有 効に防止することができる。

【0047】請求項3に記載の発明によれば、上記した 請求項2の効果に加えて、第1のガラスコート膜の分離 された領域においてデバイス表面を第2のガラスコート 膜によって覆うことにより、第1のガラスコート膜のな い領域が存在することにより耐湿性が低下するという不 都合を防止することができる。

【0048】請求項4および5に記載の発明によれば、第1の配線層以外の配線層には第1のガラスコート膜が接さず、第1の配線層以外の配線層は第2のガラスコート膜で覆われるように形成することによって、第1のガラスコート膜の導電性に起因するリーク電流の発生を防止することができる。

【0049】請求項6に記載の発明によれば、配線層を第1および第2の配線層の2層構造に構成することによって、1層目の配線層で構成された一般的な回路のリーク電流を防止することができる。

【0050】請求項7に記載の発明によれば、上記した 20 請求項6の効果に加えて、第1のガラスコート膜を第2 の配線層のみに接触させることができ、第1のガラスコート膜に接触する配線層と接触しない配線層とを同時に形成することができる。

【0051】請求項8に記載の発明によれば、ガラスコート膜を2.05以上の屈折率を有する窒化膜を含むように構成することによって、上記の屈折率を有する窒化膜は導電性を有することになり、その結果モールド樹脂の分極によるリーク電流の発生を有効に防止することができる。

【0052】請求項9に記載の発明によれば、請求項2と同様、導電性の第1のガラスコート膜を採用したとしても高電圧が印加される電極と高電圧が印加されない電極との間でリーク電流が発生するのを防止することができる。

【0053】請求項10に記載の発明によれば、請求項4と同様、第1の配線層以外の配線層には第1のガラスコート膜が接さず、第1の配線層以外の配線層は第2のガラスコート膜で覆われるように形成されるので、第1のガラスコート膜の導電性に起因するリーク電流の発生40を防止することができる。

【0054】請求項11に記載の発明によれば、請求項6と同様、配線層を第1および第2の配線層の2層構造

18 に構成することによって、1層目の配線層で構成された

一般的な回路のリーク電流を防止することができる。 【0055】請求項12に記載の発明によれば、不純物 領域がモールド樹脂の分極による電界によって反転する のを防止することができ、その結果リーク電流を低減す ることができる。

#### 【図面の簡単な説明】

【図1】 本発明の実施の形態1による高耐圧ICを示した断面図である。

10 【図2】 図1に示した構造の等価コンデンサモデルを示した概略図である。

【図3】 図1に示した構造において発生する電界を説明するための断面図である。

【図4】 17℃の温度条件下におけるプラズマ窒化膜の電界~導電率の関係を示した図である。

【図5】 145℃の温度条件下におけるプラズマ窒化 膜の電界-導電率の関係を示した図である。

【図6】 本発明の実施の形態2による高耐圧ICを示した断面図である。

20 【図7】 本発明の実施の形態3による高耐圧 [ Cを示した断面図である。

【図8】 本発明の実施の形態4による高耐圧ICを示した断面図である。

【図9】 本発明の実施の形態5による高耐圧 I Cを示した断面図である。

【図10】 本発明の実施の形態6による高耐圧1Cを示した断面図である。

【図11】 本発明の実施の形態6の変形例による高耐 圧ICを示した断面図である。

30 【図12】 本発明の実施の形態7による高耐圧ICを 示した断面図である。


【図13】 従来の高耐圧 【 C を示した断面図である。


【図14】 図13に示した従来の高耐圧1Cに掛かる電界の状態を示した断面図である。


【図15】 図13に示した構造における等価コンデン サモデルを示した概略図である。


#### 【符号の説明】


1 p型半導体基板、2 n<sup>-</sup> 拡散領域、5,6 p型 拡散領域、8 ゲート電極、11,15 アルミ電極 (アルミ配線)、13a 導電性のガラスコート膜、1 3b 通常の高抵抗のガラスコート膜、14 モールド 樹脂。













[図12]





【図14】

